情報処理安全確保支援士試験 情報セキュリティスペシャリスト試験 平成27年度秋期 午前Ⅰ 問7: ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240

問題本文

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240 MHz，シリアル通信（SIO）に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5％以内に収まればよいものとする。

選択肢

• ア.1／2^4
• イ.1／2^6
• ウ.1／2^8
• エ.1／2^10

正解

エ. 1／2^10

解説

発振器15MHzをPLL1で8逓倍すると120MHz、さらにPLL2で2逓倍して240MHzをCPUへ供給する。SIO用クロックはPLL1とPLL2の間(120MHz)から分周する。120MHzを1/2^10(=1024)で割ると約117.2kHzとなり、目標115kHzとの誤差は約1.9%で±5%以内に収まる。よってエが正解。組込みのクロック設計では許容誤差内に収める分周比選定が要点となる。

選択肢ごとの解説

• ア.1/2^4だと120MHz÷16=7.5MHzで115kHzから大きく外れ、許容誤差を満たさず誤り。
• イ.1/2^6では120MHz÷64≒1.875MHzと高すぎ、目標115kHzに合わず誤り。
• ウ.1/2^8では120MHz÷256≒469kHzでなお高く、±5%を超えるため誤り。
• エ.1/2^10で120MHz÷1024≒117.2kHz、誤差約1.9%で±5%以内に収まり正しい。