基本情報技術者試験 基本情報技術者試験 令和元年度 秋期 午前 午前 問21: クロックの立上りエッジで，8ビットのシリアル入力パラレル出力シフトレジスタの内容を上位方向へシフトすると同時に正論理のデータをレジスタの最下位ビットに取り込む。
←
基本情報技術者試験 令和元年度 秋期 午前
Q 2121 / 80
クロックの立上りエッジで，8ビットのシリアル入力パラレル出力の内容を上位方向へシフトすると同時に正論理のデータをレジスタの最下位ビットに取り込む。また，ストローブの立上りエッジで値を確定する。各信号の波形を観測した結果が図のとおりであるとき，確定後のシフトレジスタの値はどれか。ここで，数値は16進数で表記している。
この問の正解率:43.84%(1,079件)
解説
基本情報技術者試験 令和元年度 秋期 午前 問21「クロックの立上りエッジで，8ビットのシリアル入力パラレル出力シフトレジスタの内容…」の正解と解説です。基本情報技術者試験の「CPU」分野の過去問で、これまでの受験者の正答率は約44%です。
正解
イ. 8D
正答率 43.8%（1,079人中 473人が正解）
問題の解説
クロック立上り毎にデータビットを最下位に取り込み上位シフトを8回繰り返した結果、ストローブ確定時のレジスタ値が8D(1000 1101)。
基本情報技術者試験 令和元年度 秋期 午前 の過去問一覧に戻る・問21
基本情報技術者試験 の iOS アプリ版
アプリ版なら、よりスムーズに動作し、
スワイプで問題遷移ができます。
