情報処理安全確保支援士試験 情報処理安全確保支援士試験 平成30年度春期 午前Ⅰ 問7: ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル

問題本文

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5％以内に収まればよいものとする。

選択肢

• ア.1／2⁴
• イ.1／2⁶
• ウ.1／2⁸
• エ.1／2¹⁰

正解

エ. 1／2¹⁰

解説

発振器15MHzをPLL1で8逓倍すると120MHzとなり、これがSIO用分周器の入力。115kHzを得るには120MHz÷N≒115kHzが必要で、120M÷2^10=約117.2kHz。これは115kHzの±5%(約109〜121kHz)に収まるためエ(1／2¹⁰)が正解。なお2^8では約469kHzと大きすぎる。クロック供給設計で逓倍と分周の倍率計算と許容誤差判定を問う組込み系の問題。

選択肢ごとの解説

• ア.1／2⁴では120MHz÷16=7.5MHzと桁違いに高く、115kHzにならず誤り。
• イ.1／2⁶では120MHz÷64=約1.9MHzで目標を大きく超え誤り。
• ウ.1／2⁸では120MHz÷256=約469kHzとなり±5%に収まらず誤り。
• エ.1／2¹⁰で120MHz÷1024≒117kHzとなり115kHzの±5%内に収まり正解。