応用情報技術者試験 応用情報技術者試験 平成30年度春期 午前 問23: ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240

問題本文

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240 MHz，シリアル通信（SIO）に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。

選択肢

• ア.1／2⁴
• イ.1／2⁶
• ウ.1／2⁸
• エ.1／2¹⁰

正解

エ. 1／2¹⁰

解説

発振器の周波数を逓倍(PLL)・分周(分周器)してそれぞれの目的周波数を作る問題。図より 15MHz をPLL1で8逓倍すると 15×8＝120MHz、これをPLL2で2逓倍すると 240MHz でCPUへ供給される(検算: 120×2＝240で整合)。分周器はPLL1の出力 120MHz を入力とし、SIO用の約115kHzを作る。各選択肢で計算すると、1/2⁸＝120MHz÷256＝468.75kHz(大きすぎる)、1/2¹⁰＝120MHz÷1024＝117.19kHz となる。117.19kHz は目標115kHzに対して誤差約1.9%で±5%以内に収まる。よって 1/2¹⁰ のエが正解。逓倍で目標CPU周波数を確認してから分周器入力周波数を確定し、±5%の許容範囲に入るものを選ぶ。