応用情報技術者試験 応用情報技術者試験 令和7年度春期 午前 問20: FPGA などに実装するデジタル回路を記述し，論理合成するために使用される言語はどれか。

正解

イ. HDL

正答率 42.3%（1,350人中 571人が正解）

問題の解説

FPGA などに実装するデジタル回路の構造・動作を記述し、それを実際の論理回路に変換（論理合成）するために使われる言語が HDL（Hardware Description Language、ハードウェア記述言語）です。代表的なものに Verilog HDL や VHDL があります。よって正解はイです。

選択肢ごとの解説

• アDDL（Data Definition Language）はデータベースの表や制約を定義する SQL の一種であり、回路記述とは無関係なので誤りです。
• イHDL はデジタル回路を記述して論理合成するための言語で、Verilog HDL や VHDL が代表例です。これが正解です。
• ウUML はソフトウェアの設計をクラス図やシーケンス図などで表す統一モデリング言語であり、ハードウェア記述言語ではないため誤りです。
• エXML は構造化データを記述するためのマークアップ言語であり、回路の論理合成には使われないため誤りです。