#コンピュータ構成要素63

応用情報技術者試験 のタグ「コンピュータ構成要素」過去問 63

応用情報技術者試験の過去問のうち、「コンピュータ構成要素」のタグが付いた問題 63 問の一覧です。年度をまたいで「コンピュータ構成要素」関連の出題傾向を俯瞰でき、苦手分野の集中演習に使えます。各問題には解説と選択肢ごとの正誤判定が付いており、関連タグから別分野へ横断的に学習を広げられます。

応用情報技術者試験 平成28年度秋期 午前Q8
全ての命令が 5 ステージで完了するように設計された,パイプライン制御のコンピュータがある。20 命令を実行するには何サイクル必要となるか。ここで,全ての命令は途中で停止することな…
応用情報技術者試験 平成28年度秋期 午前Q9
間接アドレス指定方式のアドレス部で指定するものはどれか。
応用情報技術者試験 平成28年度秋期 午前Q10
メモリインタリーブの目的として,適切なものはどれか。
応用情報技術者試験 平成28年度秋期 午前Q11
プロセッサの実行効率を上げる VLIW の説明はどれか。
応用情報技術者試験 平成28年度秋期 午前Q21
フラッシュメモリに関する記述として,適切なものはどれか。
応用情報技術者試験 平成28年度春期 午前Q8
CPU のスタックポインタが示すものはどれか。
応用情報技術者試験 平成28年度春期 午前Q9
並列処理方式である SIMD の説明として,適切なものはどれか。
応用情報技術者試験 平成28年度春期 午前Q10
USB 3.0 の特徴はどれか。
応用情報技術者試験 平成29年度秋期 午前Q8
パイプライン制御を適切に表しているものはどれか。ここで,図中の記号 D は解読,E は実行,F は命令フェッチとする。
応用情報技術者試験 平成29年度秋期 午前Q9
メモリインタリーブの説明はどれか。
応用情報技術者試験 平成29年度秋期 午前Q11
容量が a M バイトでアクセス時間が x ナノ秒の命令キャッシュと,容量が b M バイトでアクセス時間が y ナノ秒の主記憶をもつシステムにおいて,CPU からみた,主記憶と命…
応用情報技術者試験 平成29年度春期 午前Q8
CPUのプログラムレジスタ(プログラムカウンタ)の役割はどれか。
応用情報技術者試験 平成29年度春期 午前Q9
プロセッサの省電力技術の一つであるパワーゲーティングの説明として,適切なものはどれか。
応用情報技術者試験 平成29年度春期 午前Q10
キャッシュメモリのライトスルーの説明として,適切なものはどれか。
応用情報技術者試験 平成29年度春期 午前Q11
15Mバイトのプログラムを圧縮した状態でフラッシュメモリに格納している。プログラムの圧縮率が40%,フラッシュメモリから主記憶への転送速度が20Mバイト/秒であり,1Mバイトに圧縮…
応用情報技術者試験 平成29年度春期 午前Q16
4ブロックのキャッシュメモリC0〜C3が表に示す状態である。ここで,新たに別のブロックの内容をキャッシュメモリにロードする必要が生じたとき,C2のブロックを置換の対象とするアルゴリ…
応用情報技術者試験 平成29年度春期 午前Q21
16進数 ABCD1234 をリトルエンディアンで 4 バイトのメモリに配置したものはどれか。ここで,0〜+3 はバイトアドレスのオフセット値である。
応用情報技術者試験 平成30年度秋期 午前Q9
メモリの誤り制御方式で,2 ビットの誤り検出機能と,1 ビットの誤り訂正機能をもたせるのに用いられるものはどれか。
応用情報技術者試験 平成30年度秋期 午前Q10
相変化メモリの説明として,適切なものはどれか。
応用情報技術者試験 平成30年度春期 午前Q9
プロセッサの高速化技法の一つとして,同時に実行可能な複数の動作を,コンパイルの段階でまとめて一つの複合命令とし,高速化を図る方式はどれか。
応用情報技術者試験 平成30年度春期 午前Q10
NAND 型フラッシュメモリに関する記述として,適切なものはどれか。
応用情報技術者試験 平成30年度春期 午前Q11
メモリインタリーブの説明として,適切なものはどれか。
応用情報技術者試験 平成31年度春期 午前Q8
スーパスカラの説明として,適切なものはどれか。
応用情報技術者試験 平成31年度春期 午前Q9
同一メモリ上で転送するとき,転送元の開始アドレス,転送先の開始アドレス,方向フラグ及び転送語数をパラメタとして指定することによってブロック転送ができる CPU がある。図のようにア…
応用情報技術者試験 平成31年度春期 午前Q10
バス幅が 16 ビット,メモリサイクルタイムが 80 ナノ秒で連続して動作できるメモリがある。このメモリのデータ転送速度は何 M バイト/秒か。ここで,M は 10^6 を表す。
応用情報技術者試験 令和元年度秋期 午前Q9
CPU のプログラムレジスタ(プログラムカウンタ)の役割はどれか。
応用情報技術者試験 令和元年度秋期 午前Q10
容量が a M バイトでアクセス時間が x ナノ秒の命令キャッシュと,容量が b M バイトでアクセス時間が y ナノ秒の主記憶をもつシステムにおいて,CPU からみた,主記憶と命…
応用情報技術者試験 令和元年度秋期 午前Q11
PC とディスプレイの接続に用いられるインタフェースの一つである DisplayPort の説明として,適切なものはどれか。
応用情報技術者試験 令和元年度秋期 午前Q12
SD メモリカードの上位規格の一つである SDXC の特徴として,適切なものはどれか。
応用情報技術者試験 令和2年度 午前Q8
CPU のスタックポインタが示すものとして,最も適切なものはどれか。
応用情報技術者試験 令和2年度 午前Q9
メモリインタリーブの説明はどれか。
応用情報技術者試験 令和3年度秋期 午前Q9
メモリインタリーブの説明として,適切なものはどれか。
応用情報技術者試験 令和3年度秋期 午前Q11
表に示す仕様の磁気ディスク装置において,1,000バイトのデータの読取りに要する平均時間は何ミリ秒か。ここで,コントローラの処理時間は平均シーク時間に含まれるものとする。 | 回…
応用情報技術者試験 令和3年度秋期 午前Q21
組込みシステムにおける,ウォッチドッグタイマの機能はどれか。
応用情報技術者試験 令和3年度秋期 午前Q22
1 桁の 2 進数 A,B を加算し,X に桁上がり,Y に桁上げなしの和(和の 1 桁目)が得られる論理回路はどれか。
応用情報技術者試験 令和3年度秋期 午前Q23
マイコンの汎用入出力ポートに接続された LED1 を,LED2 の状態を変化させずに点灯したい。汎用入出力ポートに書き込む値として,適切なものはどれか。ここで,使用されている汎用入…
応用情報技術者試験 令和3年度春期 午前Q9
表に示す命令ミックスによるコンピュータの処理性能は何 MIPS か。 | 命令種別 | 実行速度(ナノ秒) | 出現頻度(%) | |---|---|---| | 整数演算命令 …
応用情報技術者試験 令和3年度春期 午前Q10
ディープラーニングの学習に GPU を用いる利点として,適切なものはどれか。
応用情報技術者試験 令和3年度春期 午前Q12
キャッシュメモリへの書込み動作には,ライトスルー方式とライトバック方式がある。それぞれの特徴のうち,適切なものはどれか。
応用情報技術者試験 令和4年度秋期 午前Q8
ディープラーニングの学習に GPU を用いる利点として,適切なものはどれか。
応用情報技術者試験 令和4年度秋期 午前Q9
キャッシュメモリのライトスルーの説明として,適切なものはどれか。
応用情報技術者試験 令和4年度秋期 午前Q10
L1,L2 と 2 段のキャッシュをもつプロセッサにおいて,あるプログラムを実行したとき,L1 キャッシュのヒット率が 0.95,L2 キャッシュのヒット率が 0.6 であった。こ…
応用情報技術者試験 令和4年度春期 午前Q8
プロセッサの高速化技法の一つとして,同時に実行可能な複数の動作を,コンパイルの段階でまとめて一つの複合命令とし,高速化を図る方式はどれか。
応用情報技術者試験 令和4年度春期 午前Q9
キャッシュメモリのアクセス時間が主記憶のアクセス時間の1/30で,ヒット率が95%のとき,実効メモリアクセス時間は,主記憶のアクセス時間の約何倍になるか。
応用情報技術者試験 令和4年度春期 午前Q10
キャッシュメモリのフルアソシエイティブ方式に関する記述として,適切なものはどれか。
応用情報技術者試験 令和5年度秋期 午前Q8
スマートフォンなどで高い処理性能と低消費電力の両立のために,異なる目的に適した複数の種類のコアを搭載したプロセッサはどれか。
応用情報技術者試験 令和5年度秋期 午前Q9
パイプラインの性能を向上させるための技法の一つで,分岐条件の結果が決定する前に,分岐先を予測して命令を実行するものはどれか。
応用情報技術者試験 令和5年度秋期 午前Q11
画面表示用フレームバッファがユニファイドメモリ方式であるシステムの特徴はどれか。
応用情報技術者試験 令和5年度春期 午前Q8
動作周波数 1.25GHz のシングルコア CPU が 1 秒間に 10 億回の命令を実行するとき,この CPU の平均 CPI(Cycles Per Instruction)とし…
応用情報技術者試験 令和5年度春期 午前Q9
全ての命令が 5 ステージで完了するように設計された,パイプライン制御の CPU がある。20 命令を実行するには何サイクル必要となるか。ここで,全ての命令は途中で停止することなく…
応用情報技術者試験 令和5年度春期 午前Q10
キャッシュメモリへの書込み動作には,ライトスルー方式とライトバック方式がある。それぞれの特徴のうち,適切なものはどれか。
応用情報技術者試験 令和5年度春期 午前Q11
フラッシュメモリにおけるウェアレベリングの説明として,適切なものはどれか。
応用情報技術者試験 令和6年度秋期 午前Q4
自動車の先進運転支援システムで使用されるセンサーの説明のうち,適切なものはどれか。
応用情報技術者試験 令和6年度秋期 午前Q8
RISC プロセッサの 5 段パイプラインの命令実行制御の順序はどれか。ここで,このパイプラインのステージは次の五つとする。 ① 書込み ② 実行とアドレス生成 ③ 命令デコード…
応用情報技術者試験 令和6年度秋期 午前Q9
量子超越性(Quantum Supremacy)の説明として,適切なものはどれか。
応用情報技術者試験 令和6年度秋期 午前Q10
キャッシュメモリのアクセス時間が主記憶のアクセス時間の 1/30 で,ヒット率が 95%のとき,実効メモリアクセス時間は,主記憶のアクセス時間の約何倍になるか。
応用情報技術者試験 令和6年度春期 午前Q8
同一メモリ空間で,転送元の開始アドレス,転送先の開始アドレス,方向フラグ及び転送語数をパラメータとして指定することによって,データをブロック転送できる機能をもつ CPU がある。図…
応用情報技術者試験 令和6年度春期 午前Q9
量子ゲート方式の量子コンピュータの説明として,適切なものはどれか。
応用情報技術者試験 令和6年度春期 午前Q10
主記憶のアクセス時間が 60 ナノ秒,キャッシュメモリのアクセス時間が 10 ナノ秒であるシステムがある。キャッシュメモリを介して主記憶にアクセスする場合の実効アクセス時間が 15…
応用情報技術者試験 令和6年度春期 午前Q11
15 M バイトのプログラムを圧縮して,フラッシュメモリに格納している。プログラムのサイズは圧縮によって元のサイズの 40 %になっている。フラッシュメモリから主記憶への転送速度が…
応用情報技術者試験 令和7年度春期 午前Q8
同じ命令セットをもつコンピュータ A と B とがある。それぞれの CPU クロック周期,及びあるプログラムを実行したときの CPI(Cycles Per Instruction)…
応用情報技術者試験 令和7年度春期 午前Q9
DMA コントローラーの説明として,適切なものはどれか。
応用情報技術者試験 令和7年度春期 午前Q21
IoT システムにおいて,センサーの値をゲートウェイに送信するセンサーノードの消費電流を抑えるため,図のような間欠動作を考える。センサーノードの動作時間は 10 ミリ秒で,その間は…

関連タグ

コンピュータ構成要素」と同じ問題に付いている頻度が高いタグ

収録試験年度

コンピュータ構成要素」の問題がある年度の試験詳細